Loading article…
タイムスロット インターチェンジ(TSI) スイッチは、データをある順序で RAM に保存し、別の順序で読み出すネットワーク スイッチです。RAM、小さなルーティング メモリ、およびカウンターを使用します。他のスイッチと同様に、入力ポートと出力ポートがあります。RAM は、入力端子を介して到着する パケットやその他のデータを保存します。
機構
純粋なタイムスロット交換スイッチには、物理入力が 1 つと物理出力が 1 つしかありません。物理接続ごとに、スイッチング ファブリックに障害が発生する可能性があります。このスイッチの接続数が限られているため、このタイプのスイッチングの信頼性が非常に高くなるため、大規模なスイッチング ファブリックでは有益です。このタイプのスイッチの欠点は、信号に遅延が生じることです。
パケット (電話交換機ではバイト) が入力されると、交換機はデータをある順序で RAM に格納し、別の順序で読み出します。交換機の設計はさまざまですが、通常は、繰り返しカウンタが内部クロックで増加します。通常はゼロに戻ります。着信データ用に選択された RAM の場所は、カウンタによってインデックス付けされた小さなメモリから取得されます。これは通常、目的の出力タイムスロットの場所です。カウンタの現在の値によって、現在の出力タイムスロットで転送する RAM データも選択されます。次に、カウンタが次の値に増加します。交換機はアルゴリズムを繰り返し、最終的に任意の入力タイムスロットから任意の出力タイムスロットにデータを送信します。
接続を最小限に抑えて信頼性を向上させるため、スイッチを再プログラムするデータは、通常、プリント基板内の集積回路のグループ全体を通る 1 本のワイヤを介してプログラムされます。ソフトウェアは通常、シフトインされたデータとシフトアウトされたデータを比較して、IC が正しく接続されたままであることを確認します。IC に入力されたスイッチング データは二重バッファリングされます。つまり、新しいスイッチ セットアップがシフトインされ、その後、1 つのパルスによって、接続されているすべての IC に新しい構成が即座に適用されます。
制限
タイムスロットインターチェンジ（TSI）スイッチでは、接続ごとに2回のメモリアクセスが必要です（1回は読み取り、もう1回は保存）。メモリへのアクセス時間をTとします。したがって、接続ごとにメモリへのアクセスに2Tの時間がかかります。接続がn個あり、tがn回線の動作時間である場合、
t=2nT
となり、
n=t/2T
となります。
t と n は通常、スイッチング ファブリックの高レベルのシステム設計から生じます。したがって、T を生成するテクノロジによって、特定の t に対する n が決まります。また、T によって特定の n に対する t も制限されます。実際のスイッチング ファブリックには n と t の実際の要件があるため、T は可能なテクノロジによって設定される実際の数値である必要があるため、実際のスイッチでは n を任意に大きくしたり t を任意に小さくすることはできません。
より高速なスイッチでは、より高価で信頼性の低い 2 ポート RAM を使用することで、T からの制限を半分にすることができます。これらの設計では、読み取りと書き込みは通常同時に行われます。RAM スロットの読み取りと書き込みが同時に試行された場合、スイッチは依然として調停を行う必要があります。これは通常、制御ソフトウェアでそのケースを回避し、スイッチング ファブリックの接続を再配置することによって行われます。(例:ノンブロッキング最小スパニング スイッチを参照)
慣習的なアプリケーション
パケット交換ネットワークでは、タイムスロット交換スイッチを 2 つの空間分割スイッチと組み合わせて、小規模なネットワーク スイッチを実装することがよくあります。
電話交換機では、タイムスロット交換スイッチが通常、中央局の交換機のスイッチング ファブリックの外側の層を形成します。タイムスロット交換スイッチは、近隣地域にサービスを提供する時間多重化された T-1 または E-1 回線からデータを取得します。T-1 または E-1 回線は、近隣地域の加入者回線インターフェイス カード (SLIC) にサービスを提供します。SLIC は、現代の有線電話システムの外側の空間分割スイッチとして機能します。