構造化ASICプラットフォーム

ストラクチャード ASIC は、 ASICとFPGAの中間の技術であり、ASIC の特徴である高性能と FPGA の特徴である低NREコストを実現します。ストラクチャード ASIC を使用すると、製品を迅速に市場に投入でき、コストを削減し、設計を容易にすることができます。

FPGA では、相互接続とロジック ブロックは製造後にプログラム可能であるため、設計の柔軟性が高く、プロトタイピング時のデバッグが容易です。ただし、プログラマブル ルーティングの複雑さと、SRAM、MUXなどのプログラミング要素によって占有されるスペースが大きいため、FPGA で大規模な回路を実装する能力は、サイズと速度の両方で制限されます。一方、ASIC 設計フローは高価です。異なる設計ごとに、完全に異なるマスク セットが必要です。ストラクチャード ASIC は、これら 2 つの中間のソリューションです。基本的には FPGA と同じ構造ですが、フィールド プログラマブルではなくマスク プログラマブルであり、金属層間に 1 つまたは複数のビア層を構成することによって構成されます。すべての SRAM 構成ビットは、金属接点間にビアを配置するかどうかを選択することで置き換えることができます。

多くの商用ベンダーが構造化 ASIC 製品を導入しています。これらの製品は、単一のビア層から 6 つのメタル層と 6 つのビア層まで、幅広い構成が可能です。Alteraの Hardcopy-II、eASIC の Nextreme は、商用構造化 ASIC の例です。

• ゲートアレイ
• Altera Corp - 「HardCopy II 構造化 ASIC」
• eASIC Corp - 「Nextreme 構造化 ASIC」

• Chun Hok Ho 他 - 「浮動小数点 FPGA: アーキテクチャとモデリング」
• Chun Hok Ho 他 - 「ドメイン固有のハイブリッド FPGA: アーキテクチャと浮動小数点アプリケーション」
• Steve Wilton 他 - 「合成可能なデータパス指向の組み込み FPGA ファブリック」
• Steve Wilton 他 - 「シリコン デバッグ アプリケーション向けの合成可能なデータパス指向の組み込み FPGA ファブリック」
• Andy Ye と Jonathan Rose - 「データパス回路を実装するためのフィールド プログラマブル ゲート アレイ密度を向上させるためのバス ベースの接続の使用」
• Ian Kuon、Aaron Egier、Jonathan Rose - 「自動化ツールを使用した FPGA の設計、レイアウト、検証」
• Ian Kuon、Russell Tessier、Jonathan Rose - 「FPGA アーキテクチャ: 調査と課題」
• Ian Kuon と Jonathan Rose - 「FPGA と ASIC のギャップの測定」
• Stephane Badel と Elizabeth J. Brauer - 「ビアプログラマブル差動 MCML セルを使用した構造化 ASIC ファブリックの実装」
• Kanupriya Gulati、Nikhil Jayakumar、Sunil P. Khatri - 「パス トランジスタ ロジックを使用した構造化 ASIC 設計アプローチ」
• Hee Kong Phoon、Matthew Yap、Chuan Khye Chai - 「FPGA から Structured ASIC への移行を最適化するための互換性の高いアーキテクチャ設計」
• Yajun Ran とMalgorzata Marek-Sadowska - 「通常のファブリック用のビア構成可能なロジック ブロックの設計」
• R. リード テイラーとハーマン シュニット - 「電力を考慮した構造化 ASIC の作成」
• Jennifer L. Wong、Farinaz Kourshanfar、Miodrag Potkonjak - 「フレキシブル ASIC: 複数のメディア プロセッサ向けの共有マスキング」

外部リンク: eda.ee.ucla.edu/EE201A-04Spring/ASICslides.ppt