構造化ASICは、 ASICとFPGAの中間に位置する技術であり、ASICの特徴である高性能と、FPGAの特徴である低いNREコストを両立させています。構造化ASICを用いることで、製品の市場投入を迅速化し、コストを削減し、設計を容易にすることが可能になります。
FPGAでは、相互接続とロジックブロックは製造後にプログラム可能であり、設計の柔軟性が高く、プロトタイプ作成時のデバッグが容易です。しかし、FPGAが大規模回路を実装できる能力は、プログラマブルルーティングの複雑さや、SRAMやMUXなどのプログラミング要素が占める大きなスペースのために、サイズと速度の両面で制限されています。一方、ASICの設計フローはコストがかかります。異なる設計ごとに、まったく異なるマスクセットが必要になります。構造化ASICは、これら2つの中間的なソリューションです。基本的にはFPGAと同じ構造ですが、金属層間に1つまたは複数のビア層を構成することで、フィールドプログラマブルではなくマスクプログラマブルになっています。SRAMの各構成ビットは、金属接点間にビアを配置するかどうかの選択に置き換えることができます。
多くの商用ベンダーが構造化ASIC製品を発売している。これらの製品は、ビア層が1層から、メタル層とビア層がそれぞれ6層まで、幅広い構成が可能である。AlteraのHardcopy-IIやeASICのNextremeは、商用構造化ASICの例である。
参考文献
- Chun Hok Ho 他 - 「浮動小数点FPGA：アーキテクチャとモデリング」
- Chun Hok Ho 他 - 「ドメイン特化型ハイブリッドFPGA：アーキテクチャと浮動小数点アプリケーション」
- スティーブ・ウィルトン他 - 「合成可能なデータパス指向型組み込みFPGAファブリック」
- スティーブ・ウィルトン他 - 「シリコンデバッグアプリケーション向け合成可能なデータパス指向型組み込みFPGAファブリック」
- アンディ・イェとジョナサン・ローズ - 「バスベース接続を用いたフィールドプログラマブルゲートアレイ密度の向上によるデータパス回路の実装」
- イアン・クオン、アーロン・エギアー、ジョナサン・ローズ - 「自動化ツールを用いたFPGAの設計、レイアウト、検証」
- イアン・クオン、ラッセル・テシエ、ジョナサン・ローズ - 「FPGAアーキテクチャ：概観と課題」
- イアン・クオンとジョナサン・ローズ - 「FPGAとASICの性能差を測定する」
- ステファン・バデル、エリザベス・J・ブラウアー - 「ビアプログラマブル差動MCMLセルを用いた構造化ASICファブリックの実装」
- Kanupriya Gulati、Nikhil Jayakumar、Sunil P. Khatri - 「パストランジスタロジックを用いた構造化ASIC設計アプローチ」
- Hee Kong Phoon、Matthew Yap、Chuan Khye Chai - 「FPGAから構造化ASICへの最適な移行のための高互換性アーキテクチャ設計」
- Yajun RanとMalgorzata Marek-Sadowska - 「通常のファブリック向けビア構成可能ロジックブロックの設計」
- R. リード・テイラーとハーマン・シュニット - 「電力効率を考慮した構造化ASICの作成」
- ジェニファー・L・ウォン、ファリナズ・クルシャンファー、ミオドラグ・ポトコンヤク - 「フレキシブルASIC：複数メディアプロセッサ向け共有マスキング」
外部リンク：eda.ee.ucla.edu/EE201A-04Spring/ASICslides.ppt
