PRAMの一貫性

PRAM 一貫性(パイプラインランダム アクセス メモリ) はFIFO 一貫性とも呼ばれます。

すべてのプロセスは、あるプロセスからのメモリ書き込みを、そのプロセスから発行された順序で参照します。 ^[1]

異なるプロセスからの書き込みは、異なるプロセスでは異なる順序で表示されることがあります。 書き込み順序のみが一貫している必要があるため、 パイプライン化と呼ばれます。 PRAM の一貫性は実装が簡単です。 実際には、異なるプロセスが書き込みを確認する順序については保証されませんが、単一のソースからの 2 つ以上の書き込みは、パイプライン内にあるかのように順番に到着する必要があります。

  P1:W(x)1
  P2: R(x)1W(x)2
  P3: R(x)1R(x)2
  P4: R(x)2R(x)1
  時間 ---->

図: PRAM の一貫性を保つための有効なイベント シーケンス。

上記のシーケンスは、 W(x)1 と W(x)2 が因果関係にあるため、因果一貫性には有効ではありません。そのため、異なるプロセスは同じシーケンスでそれを読み取る必要があります。