マシンチェックアーキテクチャ

コンピューティングにおいて、マシンチェックアーキテクチャ（MCA）は、CPUがハードウェアエラーをオペレーティングシステムに報告するIntelおよびAMDのメカニズムです。

IntelのP6およびPentium 4ファミリープロセッサ、AMDのK7およびK8ファミリープロセッサ、ならびにItaniumアーキテクチャは、システムバスエラー、ECCエラー、パリティエラー、キャッシュエラー、変換ルックアサイドバッファエラーなどのハードウェア（マシン）エラーを検出および報告するメカニズムを提供するマシンチェックアーキテクチャを実装しています。^{[ 1 ]}これは、マシンチェックを設定するために使用されるモデル固有レジスタ（ MSR ）のセットと、検出されたエラーを記録するために使用される追加のMSRバンクで構成されています。^{[ 1 ]}

• 高可用性（HA）
• マシンチェック例外(MCE)
• 信頼性、可用性、保守性（RAS）
• Windowsハードウェアエラーアーキテクチャ（WHEA）

• マイクロソフトによるイタニウムのMCAに関する記事
• マシンチェック処理用のLinux x86デーモン