Loading article…
ジョセップ・トレラス（1963年、スペイン、モンブラン生まれ）は、コンピュータ科学者であり、イリノイ大学アーバナ・シャンペーン校コンピュータサイエンス学科のサブロウ・ムロガ教授である。[ 1 ]彼は、SRC/DARPA JUMP 2.0 ACE進化可能コンピューティングセンターのディレクターを務めている。彼の研究は、コンピュータアーキテクチャ、並列コンピューティング、メモリシステムに焦点を当てている。
彼は1986年にカタルーニャ工科大学で電気工学の学士号を、1992年にスタンフォード大学で電気工学の博士号を取得した。彼の博士論文のタイトルは「マルチプロセッサキャッシュメモリのパフォーマンス：特性評価と最適化」であった。[ 2 ]
トレラスはスタンフォード大学で博士号を取得した後、イリノイ大学アーバナ・シャンペーン校のコンピュータサイエンス学科の教員に加わった[ 3 ]。同学科は後にシーベル・コンピューティング・データサイエンス学部となった[ 1 ]。
トレラスの研究は、コンピュータアーキテクチャ、特に共有メモリマルチプロセッサシステムと、コンピューティングシステムにおける並列性を高めるための技術に焦点を当てています。彼の研究は、スケーラブルなマルチプロセッサアーキテクチャ、メモリの一貫性、並列プログラムのパフォーマンスと信頼性を向上させるメカニズムに関連する問題を調べてきました。[ 3 ]
彼の研究の主要分野の一つは、スレッドレベル投機（TLS）と呼ばれる技術である。これは、依存関係が事前に完全には分かっていないコードセグメントを並列実行することを可能にする技術である。彼の研究グループは、投機的マルチスレッドとその同期、データ競合のデバッグ、メモリ監視、耐障害性への応用について研究した。
トレラスはキャリアの初期に、偽共有とオペレーティングシステムおよび商用ワークロードのキャッシュ動作を研究し、その研究はコンパイラ設計やSGI Origin 2000などの初期の共有メモリマルチプロセッサのアーキテクチャに影響を与えた。[ 4 ]
トレラスはIBMのマルチプロセッサアーキテクチャであるPERCSの設計にも参加し、その後、エネルギー効率の高い高性能コンピューティングシステムを研究するためにインテルと共同で開発された超大規模マルチプロセッサプロジェクトRunnemedeを共同で主導した。[ 5 ]
トレラスは、電気電子学会（IEEE）[ 6 ]および計算機学会（ACM）[ 7 ] [ 8 ]のフェローである。彼は、 NSF若手研究者賞やIBMパートナーシップ賞など、いくつかの研究賞を受賞している。[ 3 ]
2021年、トレラスはコンピュータアーキテクチャ研究への貢献により、IEEEコンピュータソサエティからハリー・H・グッド記念賞を受賞した。 [ 9 ]