Loading article…
ダンカンの分類法は、1990年にラルフ・ダンカンによって提案されたコンピュータアーキテクチャの分類法である。 [1]ダンカンは、パイプライン化されたベクトルプロセスを含めるためにフリン分類法[2]を修正することを提案した。[3]
分類
この分類法は 1988 年から 1990 年にかけて開発され、1990 年に初めて公開されました。元のカテゴリを以下に示します。
同期アーキテクチャ
このカテゴリには、グローバルクロック、中央制御ユニット、ベクトルユニットコントローラなどのメカニズムを介して、ロックステップ方式で同時実行を調整するすべての並列アーキテクチャが含まれます。このカテゴリは、主に同期メカニズムに基づいてさらに細分化されます。[1]
パイプライン型ベクトルプロセッサ
パイプライン型ベクトルプロセッサは、配列またはベクトル要素の連続ストリームを受け入れるパイプライン機能ユニットを特徴としており、満たされたパイプラインの異なるステージが、特定の時間にベクトルの異なる要素を処理します。[4] 並列処理は、上記の個々の機能ユニットでのパイプライン処理だけでなく、この種の複数のユニットを並列に操作し、1つのユニットの出力を別のユニットに入力として連鎖させることによっても実現されます。[4]
特殊なベクトルレジスタから機能ユニットにベクトル要素を流すベクトルアーキテクチャはレジスタツーレジスタアーキテクチャと呼ばれ、特殊なメモリバッファから機能ユニットに供給するものはメモリツーメモリアーキテクチャと呼ばれます。[1] 1960年代から1970年代初頭のレジスタツーレジスタアーキテクチャの初期の例としては、Cray-1 [5]や富士通VP-200が挙げられ、Control Data Corporation STAR-100、CDC 205、Texas Instruments Advanced Scientific Computerはメモリツーメモリベクトルアーキテクチャの初期の例として挙げられます。[6]
1980 年代後半から 1990 年代前半にかけて、共有メモリを備えた 4 ～ 10 個のベクトル プロセッサをサポートする Cray Y-MP/4 や Nippon Electric Corporation SX-3 などのベクトル アーキテクチャが導入されました ( NEC SX アーキテクチャを参照)。RISC -V RVV は、ベクトル処理の現代的な復活の始まりとなる可能性があります。[推測? ]
SIMD
この方式では、プロセッサアレイと連想メモリサブクラスのルートクラスとして、Flynn の分類法のSIMD (単一命令ストリーム、複数データストリーム) カテゴリを使用します。SIMD アーキテクチャ[7]は、制御ユニットが共通の命令をすべての処理要素にブロードキャストし、処理要素がローカルデータからのさまざまなオペランドに対してロックステップでその命令を実行するという特徴があります。共通の機能には、個々のプロセッサが命令を無効にする機能と、相互接続ネットワークを介して命令の結果をすぐ近くのプロセッサに伝播する機能が含まれます。
プロセッサアレイ
連想記憶
シストリックアレイ
1980年代に提案されたシストリックアレイ[8]は、データと部分的な結果が規則的なローカル相互接続ネットワークを介してプロセッサからプロセッサにリズミカルに送られるマルチプロセッサです。[1]シストリックアーキテクチャは、グローバルクロックと明示的なタイミング遅延を使用して、プロセッサ間のデータフローを同期します。[1]シストリックシステムの各プロセッサは、データと結果が隣接するプロセッサにパルス送信される前に、不変の命令シーケンスを実行します。[8]
MIMDアーキテクチャ
フリンの複数命令複数データ ストリームという用語に基づくと、このカテゴリは、プロセッサが厳密な同期なしで (潜在的に) 異なるデータ ストリームに対して複数の命令シーケンスを実行する幅広いアーキテクチャに及びます。命令ストリームとデータ ストリームはプロセッサごとに異なる場合がありますが、必ずしもそうである必要はありません。したがって、MIMD アーキテクチャは、任意の時点でさまざまな段階にある同一のプログラムを実行したり、各プロセッサで独自の命令ストリームとデータ ストリームを実行したり、これらのシナリオの組み合わせを実行したりできます。このカテゴリは、主にメモリ構成に基づいてさらに細分化されます。[1]
分散メモリ
共有メモリ
MIMDパラダイムアーキテクチャ
MIMD ベースのパラダイム カテゴリには、特定のプログラミング パラダイムまたは実行パラダイムが、構造上の考慮と同じくらいアーキテクチャ設計の基本となるシステムが包含されます。したがって、データフロー アーキテクチャとリダクション マシンの設計は、プロセッサとメモリを MIMD 方式で接続する製品であると同時に、独自の実行パラダイムをサポートすることでも得られます。カテゴリの細分化は、これらのパラダイムによって定義されます。[1]
MIMD/SIMDハイブリッド
データフローマシン
減速機
波面アレイ
参考文献
- ^ abcdefg Duncan, Ralph、「並列コンピュータアーキテクチャの調査」、IEEE Computer。1990 年 2 月、5-16 ページ。
- ^ Flynn, MJ、「超高速コンピューティングシステム」、Proc. IEEE、Vol. 54、1966 年、pp.1901-1909。
- ^ 並列アルゴリズム入門
- ^ ab Hwang, K. 編、『Tutorial Supercomputers: Design and Applications』。Computer Society Press、カリフォルニア州ロサンゼルスアラミトス、1984 年、特に第 1 章と第 2 章。
- ^ Russell, RM、「The CRAY-1 Computer System」、Comm. ACM、1978 年 1 月、63-72 ページ。
- ^ Watson, WJ、「ASC: 高度にモジュール化された柔軟なスーパーコンピュータアーキテクチャ」、 Proc. AFIPS Fall Joint Computer Conference、1972 年、221-228 ページ。
- ^ Michael Jurczyk および Thomas Schwederski、「SIMD 処理: 概念とシステム」、pp. 649-679、A. Zomaya 編『並列および分散コンピューティング ハンドブック』、McGraw-Hill、1996 年。
- ^ ab Kung, HT、「なぜシストリックアレイなのか?」、Computer、Vol. 15、No. 1、1982 年 1 月、pp. 37-46。
- C Xavier と SS Iyengar、並列プログラミング入門